This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01156824 A

(43) Date of publication of application: 20.06.89

(51) Int. CI

G06F 9/30

G06F 7/00 G06F 9/32 G06F 15/72

(21) Application number: 62314063

(22) Date of filing: 14.12.87

(71) Applicant:

HITACHI LTD HITACHI MICRO

COMPUT ENG LTD SAKAMURA

TAKESHI

(72) Inventor:

SAKAMURA TAKESHI KAWASAKI IKUYA HASEGAWA ATSUSHI IWASAKI KAZUHIKO

(54) MICROPROCESSOR

(57) Abstract:

PURPOSE: To secure the program flexibility and to facilitate the development of a program for the graphic processing, for example, by storing the information obtained by execution of a 1st instruction to an information holding means and controlling an instruction executing means based on said stored information when a 2nd instruction is carried out.

CONSTITUTION: The type of an arithmetic operation is defined as one of operands. In other words, a desired arithmetic operation is carried out by an instruction that is added the operand information designating the

type of the arithmetic operation to the outside or the inside of an operation designating part containing a common operation code showing an arithmetic operation (wide sense). Thus the contents of an operand are set previously to designate the type of the arithmetic operation based on the executing result of a certain instruction. Then the arithmetic operation is carried out based on the operand contents by the next instruction. Thus the type of the arithmetic operation can be changed into a dynamic one in a program. In such a way, the flexibility is secured to a program and the development of a program for graphic processing, for example, is facilitated.

COPYRIGHT: (C)1989,JPO&Japio

⑩日本国特許庁(JP)

n 特許出願公開

⑩ 公 開 特 許 公 報 (A)

平1-156824

@Int_Cl.4		識別記号	庁内整理番号	四公開	平成1年(198	39)6月20日
G 06 F	9/30	340	A - 7361 - 5B			
	9/30 7/00 9/32	350	B-7313-5B B-7361-5B※審査請求	未請求	発明の数 2	(全16頁)

の発明の名称

マイクロプロセツサ

②特 顧 昭62-314063

②出 願 昭62(1987)12月14日

砂発 明 者 坂 村

健

東京都港区白金台3-12-30-105

砂発明者 川崎

郁 也

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 願 人 株式会社日立製作所

() U

東京都千代田区神田駿河台4丁目6番地

⑩出 顋 人 日立マイクロコンピュ

東京都小平市上水本町1479番地

ータエンジニアリング

株式会社

の出 願 人

坂 村

健

東京都港区白金台3-12-30-105

砂代 理 人 弁理士 小川 勝男 外1名

最終質に続く

明 概 書

1. 発明の名称

マイクロプロセッサ

- 2. 特許請求の範囲
 - 1. 命令解読手段と、

命令実行手段と、

情報保持手段とを含み、

第1の命令の契行によって得られた情報を上記情報保持手段に格納する第1のステップと、 第2の命令の実行の際上記情報に基づいて上記 命令実行手段が制御される第2のステップを含 むことを特徴とするマイクロブロセッサ。

- 2. 上記命令実行手数は輸機復算ユニットを含み、 上記情報に基づいて、上記輸機復算ユニットの 複算機能が制御されることを特徴とする特許別 求の範囲第1項記載のマイクロブロセッサ。
- 3. 上記情報保持手段は汎用レジスタであること を特徴とする特許請求の範囲第2項記載のマイ クロブロセッサ。
- 4. 命令解脱手以と、

命令実行手段とを含み、

上記命令解脱手段によって解脱される命令のオペコード内には、背替え可能な情報保持手段に記憶された情報に基づいて上記命令実行手段の少なくとも一部の制御を実行させる情報を含むことを特徴とするマイクロプロセッサ。

- 5. 上記情報が記憶される上記情報保持手段内の 番地を指定するための番地情報は、上記オペコ ード内に含まれていることを特徴とする特許請 求の範囲第4項記載のマイクロブロセッサ。
- 6. 上記情報が記憶される上記情報保持手段内の 普地を指定するための番地情報は、オペランド 領域に含まれていることを特徴とする特許請求 の範囲第4項記載のマイクロブロセッサ。
- 7. 上記書替え可能な情報保持手段とは、マイクロプロセッサ内のレジスタであることを特徴とする特許請求の範囲第4項記載のマイクロプロセッサ。
- 8. 上記命令実行手段は論理演算ユニットを含み、 上記レジスタの内容に基づいて上記論理演算ユ

特開平1-156824(2)

ニットの演算級能が制御されることを特徴とする特許額次の範囲第7項記載のマイクロブロセッサ。

- 9. 上記レジスタの内容に逃づいて上記論理演算 ユニットの演算の種類が選択されるととを特徴 とする特許請求の範囲第8項記載のマイクロブ ロセッサ。
- 1 0. 上記命令解脱手段によって解脱される命令は、メモリ内の任意のピットから任意のピット までの領域のデータの取り扱いに関する命令で あることを特徴とする特許請求の範囲第9項記 級のマイクロブロセッサ。

3. 発明の詳細な説明

(産薬上の利用分野)

この発明は、データ処理技術さらにはプログラム制御方式のシステムにかける命令体系に適用して特に有効な技術に関し、例えばピットフィールドと呼ばれるデータの取り扱いに関する命令を有するマイクロプロセッサに利用して有効な技術に関する。

例えば、コンピュータ・グラフィックのような 分断においては、ピットフィールド内のデータに 対し論理演算を施して、いわゆる塗りつぶしやす かしなどの接面処理を行なわせる場合、画面を見 ながら演算の複類をダイナミックに決定するとと ができればブログラムの開発が容易となる。

しかるに、演算の種類によって命令が決っている従来のマイクロプロセッサでは、演算処理の内容を変えるにはプログラムの中の演算命令を書き 換えなくてはならず、プログラムに柔軟性がない という不都合があった。

また、ある命令の契行によって得られた結果に 基づいて次の命令又は演算の勧頻を決定するため には、プロクラム上、次に実行する可能性のある 命令又は演算を顧列しておかなければならない。 すなわら、上記ある命令の実行によって得られた 結果に基づいて上記職列された命令等の1つを選 択する様なブログラムを作成しなければならない。 使ってブログラムの柔軟性がないだけでなく、命 令を選択する等の処理を必要とするから、一連の

〔 従来の技術〕

使来、マイクロプロセッサには、加賀、減算、 乗算、除算、比較などの其術演算命令の他、触題 稅(AND)、論理和(OR)、排他的論理和 (XOR)など種々の論理演算命令が确えられて いる。例えば(株)日立製作所、1982年9月 発行、「日立マイクロコンピュータ、SEMICON-DUCTER DATA Book、8/16ビット マイクロコンピュータ」P914~P919,P

〔 発明が解決しよりとする問題点〕

従来のマイクロプロセッサにおける命令体系では、演算の鑑額は命令(オペレーションコード)で指定するようにされていた。つまり、各演算ごとに命令が用意されており、演算の種類はプログラム上において固定されてしまい、データのように変更することはできなかった。従って、プログラムがRUM(リード・オンリ・メモリ)内に格納された場合、演算を変更することは不可能であった。

命令を実行する際の高速動作が制限されてしまう。

この発明の目的は、マイクロコンピュータ・システムにかけるブログラムに承軟性を持たせ、例えばグラフィック処理用のブログラムの開発が容易に行なえるような複算命令に関する命令形式を提供するととにある。

との発明の前記ならびにそのほかの目的と新規 な特徴については、本明細書の記述をよび抵別図 節から明らかになるであろう。

〔 問題を解決するための手段〕

本版において開示される発明のりち代数的なものの観要を説明されば、下記のとおりである。

すなわち、彼其の種類をオペランドの一つとして与える、つまり復算(広襲)という共通のオペレーションコードの入ったオペレーション指定部の外又は中に、彼其の種類を指定するオペランド情報を付加した命令によって所望の復算を実行させるようにするものである。

(作用)

上配した手段によれば、もる命令の実行結果に

特期平1-156824(3)

あづいて、演算の種類を指定するオペタンドの内容を設定しておき、次の命令で上記オペタンドの内容に従って演算できるから、ブログラムの中で演算の種類をダイナミックに変えることができる。従ってプログラムに柔軟性を持たせ、例えばグラフィック処理用のブログラムの開発が容易に行なえるようにするという上記目的を選びすることができる。

以下、本発明を一例として、ピットフィールド と呼ばれるメモリ内の任意のピットから任意のピットまでのデータの取り扱いに関する命令(以下 ピットフィールド命令と称する)に適用した場合 の一実施例を説明する。

(実施例)

ビットフィールド命令は、第1図及び第2図に 示すようにペースアドレスBAととのペースアド レスからのオフセットOII およびフィールド投 さ(ビット数)を示すフィールド幅WDの3つの 値をオペランドとして与えることによりメモリ内 の所図のフィールドを指定し、そのフィールドの

演算の種類を示すコードは、予めMOVB命令等 によりメモリ内からデータとして読み出して所定 のレジスタR5に入れてかく。

また、同様にペースアドレスBA,オフセット Off及びフィールド幅WDもそれぞれ所定のレ ジスタ内に入っている値を使って命令を実行する ようにされている。

第9四人又は第9回的に示す命令は、例えば、ビットフィールド命令であり、あるビットフィールド(ソース倒)のデータと他のビットフィールド(デスティネーション倒)のデータとの論理をとってそれをデスティネーション側のビットフィールド間ではから、この命令を実行するためには、ソース日人のビットフィールドを特定するペースアドレスB人は、オフセットOffs及びフィールドを特定するペースアドレスB人は、オフセットOffd及びフィールドルスB人は、オフセットOffd及びフィールド級WDdをそれぞれ入れるレジスタと、演算の

データに対してアンド (AND) やオブ (OR) などの論理演算処理を行なりものである。なお、
このようなピットフィールド命令は、例えばモトローラ社製MC68020のようなマイクロブロセッサで既に用窓されている。このピットフィールド命令は、オペレーションコードの後のオペランドによってペースアドレスBAやオフセットの{{ ヤンプィールド戦WDが与えられていた。

との実施例では演算の複数もオペランドで指定 するものである。オペランドによる演算の指定の 具体的な方法として、例えば第9図(A)の実施例で は、レジスタ番号を有するレジスタ直接アドレッ シング方式を用いた。すなわち、予め所定のレジ スタRS内に演算の複類を示すコードを入れてか も、オペランドにはそのコードを入れてかくもので ある。第9図(D)の実施例では、オペレーション ード内に、レジスタRSの内容に基づいて 複類を定める旨の情報が付加されている。解9図 (A)又は、第9図(B)に示す命令を実行する場合には、

種類を特定するコードを入れるレジスタとが必要である。ただし、上記のような2つのビットフィールドの倫理をとる命令ではフィールド幅WDは必然的に同一であるので、レジスタは共用させるととができる。

第1 扱には、上記ピットフィールド間波算命令 において使用されるレジスタとその中に格納されるデータとの関係の一例が示されている。

第 1 段

R o	ソース側ビットフィールドのBA		
R 1	ソース側ピットフィールドのOff		
R 2	フィールド傷(WD)		
R 3	デスティネーション側ビットフィールドのBA		
R 4	ゲスティネーション側ピットフィールドのO!!		
R 5	演算の種類		

同図における符号BAはペースアドレス、Off はオフセットを示す。

また、第2次には、上記レジスメ R 5 によって 指定される演算の框鎖の一覧表が示されている。

第 2 表

K	演算の種類	内 容
1	True	1 → dest
2	False	0 → dest
3	Not Dest	dest-dest
4	Des t	dest→dest
5	Not Src	src → dest
6	8rc	src → dest
7	AND	dest. and. src → dest
8	Or	dest. or. arc→dest
9	Xor	dest. xor. src→dest
10	Not And	dest. and. src→dest
11	NotOr	dest. or. src →dest
12	And No t	dest. and. src→dest
13	Or Not	dest. or. src → dest
14	Not And Not	dest. and. src→dest
15	NotOrNot	dest. or. arc → dest
16	NotXor	dest. zor. src →dest

ットフィールドに入れる操作を、 0 c で示される 演算は、ソース側とデスティネーション側のビッ トフィールド内のデータの論理和をとってデステ ィネーション側のピットフィールドに入れる操作 を、Xoľで示される演算は、ソース個とデステ ィネーション側のピットフィールド内のデータの 排他的輪選和をとってデスティネーション**何**のビ ットフィールドに入れる操作を、NotAndで 示される演算は、テスティネーション側のビット フィールド内のデータの反転値とソース側ビット フィールド内データとの論理技をとってデスティ オーション側のピットフィールドに入れる操作を、 NotOrで示される資質は、デスティネーショ ン倒のビットフィールド内のデータの反転値とソ ース側ピットフィールド内データとの論地和をと ってデスティネーション側のピットフィールドに 入れる操作を、AndNotで示される彼算は、 デスティネーション側のピットフィールド内のデ ータとソース側ピットフィールド内データの反転 値との無磁検をとってデスティネーション側のビ

何袋にかいて、True で示される演算はデス テイネーション側ピットフィールドの金ピットを "l "にする操作を、Falsc で示される演算 はデスティネーション側ヒットフィールドの金ヒ ットを"0 *にする操作を意味する。また、Not-Dest で示される演算はデスティネーション領 ビットフィールド内の全ピットのデータを反伝し て元のピットフィールドに入れる操作を、 Dest で示される演算はデスティネーション錫ヒットフ ィールド内のデータをそのまま元のピットフィー ルドに戻す操作を、Notで示される猿坂はソー ス侮ピットフィールド内の金ピットのデータを反 転してデスティネーション例ピットフィールドに 入れる操作を、そして、8ccで示される資質は ソース個ピットフィールド内のデータをデスティ ネーション側ピットフィールドに入れる操作を意 味する。

さらに、ANDで示される演算は、ソース例と デスティネーション例のピットフィールド内のデ ータの輸現後をとってデスティネーション例のピ

ットフィールドに入れる操作を、 O t N o t で示 される演算は、デスティネーション餌のビットフ ィールド内のデータとソース做ピットフィールド 内データの反転値との論理和をとってデスティネ ーション側のピットフィールドに入れる操作を、 NotAndNotで示される演算は、デスティ オーション何のピットフィールド内のデータの反 転位とソース側ピットフィールド内のデータ反転 値との論理様をとってデスティネーション側のヒ ットフィールドに入れる機作を、NotOrNot で示される演算は、デスティネーション側のビデ トフィールド内のデータの反転値とソース個ビッ トフィールド内データの反転値との論理和をとっ てテスティネーション側のピットフィールドに入 れる操作を、NotXoェで示される漢葉は、デ スティネーション飼のビットフィールド内のデー タの反転値とソース側ピットフィールド内データ との拚他的論理和をとってデスティネーション傷 のビットフィールドに入れる操作をそれぞれ意味 する。

特開平1-156824(5)

上記各種演算は例えばレジスタR5の下位 4 ビットによって識別させることができる。

上記のようなピットフィールド間後舞命令を使用すると、演算の種類がオペランドの一つとして与えられるため、メモリ内のデータを変更するかメモリからロードするデータを変えるだけでブロクラム実行中に演算の種類をダイナミックに変更するととができる。ただし、この実施例のピットフィールド間演算命令を実行する前に、予めオペランドとして与えられるペースアドレスやオフセットおよび演算の種類を示すコードを所定のレジスタ(R。~ R。)に入れておいてやる必要がある。

第3数に、上記ピットフィールド間波算命令 (BVMAPと略す)を使用したグラフィック表 示用のプログラムの一例が示されている。

第 3 表

LOOP MOVE (R10)+, RO
MOVE (R11)+, R1

選を行なった結果が画像として投示されるように なる。

上記プログラムでは、ラインどと化レジスを B 5 の内容を変えることにより演算の種類を変更しているが、本発明はこの実施例に限定されるものではない。例えば上記プログラムの前に実行されるプログラムによって得られた結果をレジスを B 5 に格納して知き、レジスを B 5 の内容を更新せずに上記プログラムを 災行することもできる。 これにより、プログラム 実行中に演算の機類をダイナミックに変更することができる。

第7 図にはビットフィールド間演算命令BVMAPのフローチャートが示されている。ステップ81 にかいて、レジスタRO,R1及びR2の内容を用いてソース側ビットフィールドがフエッチされる。ステップ82 にかいてレジスタR2,R3及びR4の内容を用いてデスティネーション側ビットフィールドがフェッチされる。ステップ88にかいて、レジスタR5の内容を用いて演算が実行される。ステップ84 にかいて終了条件を判

MOVE (R12)+, R2
MOVE (R13)+, R3
MOVE (R14)+, R4
MOVE (R15)+, R5
BVMAP
8UB LINE,-1
BNE LOOP

上記プログラムは、ラインどとにポストインクリメントよってレジスタ R 0 ~ R 5 の内容を変えながら B V M A P で示されるピットフィールド間演算命令を繰返し実行することを処理の内容としている。例えばM O V B (R 1 0) + , R 0 は、レジスタ R 0 の内容を更新してレジスタ R 0 に格納する命令である。また 8 U B L I N E , - 1 は、維ライン数から 1 を引く命令である。

従って、上記プログラムにおいてレジスタ比5 に格的される賃賃復興を例えば一回ごとに変えな がら繰返し契行してやれば、表示画面上において 一行ごとに賃賃内容の異なるビットフィールド処

定し、終了条件が一致すれば命令を終了し、不一 数ならは上記ステップ 1 に戻る。 1 度にフェッチ できるデータのピット数はマイクロプロセッサの データパス長によって定せる。従って、ピットフ ィールドの全てをフェッチし、これに扱づいて演 算を行りためには上記ステップ 8 1 ~ 8 3 を複数 回縁り返すことが必要な場合がある。

なか、上記実施例では、ビットフィールド命令として2つのビットフィールドのデータ同士の操作に関する命令を例に挙げて説明したが、グラフィック処理に適したビットフィールド命令としては、その他に例えばペースアドレスとオフセット及びフィールド組で指定されたビットフィールドに対して任意のレジスタのビットパターンを検支し格納させるような命令が考えられる。この命令を使用すると順面上の任意の領域を任意のパターン(模様を構成する基本図形)で埋めて行くような一種の動りつぶし処理が容易に行なえるようにカス

・ 第3図には、上記奖施例のピットフィールド命

特開平1-156824 (6)

令を有する命令体系によって動作するマイクロブ ロセッサのハードウエア構成の一例が示されてい る。

この実施例のマイクロブロセッサは、マイクロブログラム制御方式の制御部を備えている。すなわち、マイクロブロセッサを確成するLBIチップ1内には、マイクロブログラムが絡納されたマイクロBUM(リード・オンリ・メモリ)2が設けられている。マイクロBUM2は、マイクロアドレス発生回路5によってアクセスされ、マイクロブログラムを構成するマイクロ命令を順次出力する。

マイクロアドレス発生国路5は、命令レジスタ3にフェッチされたマイクロ命令のコードを、命令デコーダ4でデコードした信号が供給される。マイクロアドレス発生国路5はこの信号に基づいて対応するマイクロアドレスを形成し、マイクロROM2に供給する。とれによって、そのマイクロ命令を実行する一連のマイクロ命令却の最初の命令が既み出される。とのマイクロ命令コードに

録される。これによって、ブログラムの取込みが 高速化される。

なお、上配実施例では、一例としてグラフィック処理に越したビットフィールド命令に適用した ものについて説明したが、それ以外の資弃命令に 適用することができる。

また、上記契施例では、オペランドで指定する 複算の機機がアンド(AND)やオア(OR)な どの論域複算に限定されているが、 算術復算を行 なり命令についても同様にオペレーションコード を同一にし、かつ複雑の複類をオペランドで指定 するようにしてもよい。

第4 図は、第3 図に示す実行ユニット 6 の内部 ブロック図を示している。

第4図の契行ユニットだおいて、回路符号CB 8で示されているのは、オフセット値やフィール ド幅等の拡張データをラッチするためのレジスタ、 DORはメモリへストアするデータをラッチする ためのデータ・アウトブット・レジスタ、DIB はメモリから飲み出されたデータをラッチするデ よって、各種レジスタやデータパッファ、 彼箕胎 理ユニット等からなる実行ユニット 6 等に対する 制御信号が形成される。この実行ユニット 6 円に 上記実施例で使用された汎用レジスタR 0 ~ R15 が含まれている。

マクロ命令に対応する一連のマイクロ命令群の うち2番目以降のマイクロ命令の説出しは、 直前 に続み出されたマイクロ命令のネクストアドレス フィールドのコードがマイクロ ROM 2 に供給されるととより、 直前のマイクロ命令内のネクストアドレスとマイクロアドレス発生回路 5 からの アドレスとに基づいて行われる。 とのようにして、一連のマイクロ命令が読み出されて形成された制御信号によって実行ユニット 6 が制御され、マクロ命令が実行される。

との実施例では、特に制限されないが、パッファ記憶方式が採用されており、マイクロプロセッサLSI内にキャッシュメモリ7が設けられ、外部メモリ8内でのデータのうちアクセス銀度の高いプログラムデータがキャッシュメモリ7内に登

ータ・インブット・レジスタ、ALNは入出力されるデータを整列させるアライナで、とのアライナALNはデータI/0インタフェース(図示省略)を介して外部のデータパスに接続される。

また、国路符号BSFで示されるのは、32ビットプロ同時に入力された64ビットデータから任意の32ビットを抽出するためのパレルシフタで、このパレルシフタBSFは、0のような定で、このパレルシフタBSFに対して抽出するのとで、なではパレルシフタ・カウンタ、BSFの出力をラッチするレルシフタBSFの出力をラッチするととのかってより上位27ビットをマスクして出力するのはファンクション・プロック、FBの出力をラッチするレジスタである。

さらに、図路符号AUで示されるのは実効アドレスを計算するためのアドレス演算ユニットで、 とのアドレス演算ユニットAUは、0のような足

特別平1-156824(フ)

数を直接入力できるように構成されている。AUOはとのアドレス慎算ユニットAUの出力をラッチするレジスタ、&PTはアドレス慎算ユニットAUで演算される前のデータのシフトを行なうシフタ、AOTは演算結果の入っている上記レジスタAUOの値を後述のテンポラリレジスタDTEO、AORは同じくレジスタAUOのアドレス値を外部へ出力する既に一時的に保持するアドレス・アウトブット・レジスタで、とのレジスタAORはアドレス・アウトブット・レジスタで、とのレジスタAORはアドレスI/Oインタフェース(図示省略)を介して外部のアドレスパスに接続される。

一方、国路符号人しびで示されているのは、加算、減算等基本的な算術演算や勘理演算を行なう 演算闘型ユニット、ALUOは演算論理ユニット ALUでの演算結果をラッテするレジスタ、また、 DTE0~DTE3で示されるのは、テンポラリ 値をラッテする外部から見えない(ユーザーに開放されていない)レジスタ群、Ro、Ri、…… Rimはユーザに開放されている汎用レジスタ群で

の信号である。 鮒御信号 1.2 は、インパータ図路 ⅠNVの動作を制御する信号であり、入力信号を 反転して出力するか、反転せずに出力するかの選 択をする個号である。創御信号【3は演算職選ュ ニットALUの演算機能の選択をする信号である。 彼算論琪ユニットALUは、論理程(AND)、 備理和(OR)又は排他的鼬理和(XOR)等の 賃算機能を有しており、いずれかの機能が削御信 号 I 3 によって選択されることになる。側御信号 15はレジスタALUOにラッチされたデータを BCパスに送出するか又は複算輪準ユニットAL じの入力側に帰還するかの選択を行り信号である。 制御信号14は、上記入力側に帰避されたデータ 又はオールセロ(0)の一方を選択するための信号で ある。制御信号11Kよって選択されたデータは インパータ回路INVを介して演算論建ユニット ・ALUの一方の入力データとされ、制御信号 I 4 によって選択されたデータは演算論型ユニット人 LUの他方の入力データとされる。との演算論題 ユニットALUの動作は2段階に分けられる。例

あり、上記各種レジスタやラッテ回路、演算器等は、4種類のパスECB、BA、BB、BCを介して相互に扱続され、マイクロLOMからなる制御部より供給される制御信号によって、シーケンシャルに動作され、対応するマクロ命令が実行される。

本免別によれば上記演算論理ユニットALU等 は汎用レジスタの内容、例えばレジスタH5の内 容によって制御可能とされる。

第5図は、第4図に示す演算論理ユニットALU 等及びこれらを創御するためのレジスタR5との 関係を示している。

汎用レジスタ R 5 の内容は、特に限定されないが一担他のレジスタ I N F R にストアされ、このレジスタ I N F R は 解 4 図において省略されているが、上記テンポラリレジスタ J T E U 等と同様のレジスタとされ、実行ユニット内に設けられる。制御信号 I 1 は、B B パス上のデータ又はオールゼロ(0)のデータの一方を選択するため

第 4 表

16	11による選択	12による選択	I 3による選択
1	0	非反転	O R
2	0	非反転	O.R
3	0	非反転	O R
4	0	非反転	O R
5	916	灰板	OR
6	8FC	非反転	O R
7	8 F C	非反転	O R
8	810	非反転	O R
9	8 F C	非反転	OR
10	916	非反転	OR
11	8 r c	非反転	O R
12	STC .	友 転	o r
13	8 r c	皮転	O R
14	8FC	医転	O R
15	STC	友 仮	O R
16	*rc	非反伝	O R

鉱 5 投

16	I 1 による選択	I 2による選択	I 3による選択
1	0	反転	OR
Ż	0	非反転	O R
3	dest	反転	O R
4	dest	非反転	O R
5	0	非反転	OR
6	0	非反転	O R
7	dest	非反転	AND
8	dest	非反転	O R
9	dest	非反転	XOR
10	dest	反転	AND
11	dest	反転	OR
12	dest	非反転	AND
13	dest	非反転	O'R
14	dest	反転	AND
15	dest	反転	OR
16	dest	A G	XOR

ンパータ回路 INVで反転され、オールワン(1) にされて資質論理ユニットALUの一方の入力データとされる。また演算論理ユニットALUの他方の入力データは上記演算結果(オールゼロ)とされる。演算論理ユニットALUの演算機能は、制御信号 I3によって論理和(UR)とされるから、その演算結果はオールワン(1)とされる。このデータをデスティネーション観ビットフィールドにストアすることによって、上記演算 1→ destの実行が終了する。

また、解10番目の演集 dest. AND. src→dest を実行する場合には、まず、第6図(A)にかいて、第4数の第10番目に記載された制御が行なわれる。すなわち、制御信号Ⅰ1によって、BB上のデータ(との場合ソース側ピットフィールドの値) srcが過択され、これがインパータ 凹路INDで反転されずに演算論理ユニットALUの他方の入力データはオールゼロ(0)とされる。

えば、前記第2数化記載した各領算を行う場合に おいて、第1数階の動作状態が第6図(A)に示され、 第2数階の動作状態が第6図(B)に示されている。

上記第4揆は、上記第6図(A)に示す動作状態を さらに詳細に説明するための級であり、第5裂は 上記集6図(月)に示す動作状態をさらに詳細に説明 ナるための表である。例えば第2表に示す第1番 目の演算1→destを実行する場合には、まず、 第6図(A)において、第4数の第1番目に配収され た制御が行なわれる。 ナなわち、制御信号 I 1 に よってオールゼロ(0)が選択され、これがインパー タ図路INDで反転されずに演算監理ユニットA LUの一方の入力データとされる。また演算職機 ユニットALUの他方の入力データはオールゼロ (0)とされる。この彼箕蹌坦ユニットALUの旗箕 機能は、制御信号18によって論域和(OR)と されるから、その資算結果はオールゼロ(0)とされ る。次に第6図似において、第5級の第1衛目に 記載された制御が行なわれる。すなわち制御信号 .I 1 によってオールゼロ(0)が送択され、とれがイ

との資料論理ユニットALUの資料機能は、制 **御信号I3によって論理和(OH)とされるから、** その演算結果はソース例ピットフィールドの値 (s r c) とされる。次化第6図(B)において、第 5 幾の紙10 巻目に記載された制御が行なわれる。 すなわち制御信号IlによってBBBUS上のデ ータ(この場合デスティネーション側ピットフィ ールドの催)desiが選択され、とれがインパ ータ回路INVで反転され(dest)演算論理 ユニットALUの一方の入力データとされる。ま た演算論選ユニットALUの他方の入力データは 上記演算結果(81c)とされる。演算論準ユニ ットALUの彼算機能は、緋御信号I3によって 論理積(AND)とされるから、その資源結果は dest, AND. src とされる。このデータを デスティネーション側ピットフィールドにストア するととによって、上記演算dest. AND. src →destの契行が終了する。

上記実施例では、レジスタ凡5の内容によって、 彼年齢組ユニットALU等が直接制御されている

特别平1-156824 (9)

が、本発明の適用に取して上配契施例に限定され るものではない。すなわち汎用レジスメRBの内 容によって演算論選ユニットALU等が間接的に 制御されるものであってもよい。例えば、レジス タR5の内容を第3図に示す命令デコーダ4等に 供給することにより、マイクロROM2から上記 制御伯号【1~【5等を得ることもできる。また 上記実施例では、制御信号I1はBBパス上のデ ータを選択するか否かの選択信号とされているが、 とれに限定されない。例えば、BBパス上にデー タを供給するための供給源等を、との制御信号 I 1で削御するとともできる。なお、BBパス上へ の、ソース側ビットフィールドの値855又はデ スティネーション側ヒットフィールドの値dest の送出は、パレルシフタBSFの出力ラッチレジ スタBSFOからなされる。

第8図は、第7図に示すフローチャートにおけるステップ81をさらに詳細に説明するための実行手順が示されている。ステップ81は、ステップ801から812によって構成される。なお、

・スト指令が与えられる。これによって、レジスタ AOR内のアドレス値がI/Oインタフェースを 介して外部アドレスパス上に出力され、外部のメ モリがアクセスされてその内容がデータパス上に 出力される。そして、メモリから説み出されたデ ータすなわちオフセット値OffがI/Oインタ フェースによりフェッチされる。

第3のステップ803では、I/Oインタフェースより出力される信号に基づいてフェッチしたゲータが確定しているか確認される。これによって、データはデータ・インブット・レジスタDIRに収り込まれる。これとともに、ステップ803では、レジスタBIの値すなわちソース・ペースアドレスBADがパスBAまたはBBを介して、また定数入力機能によってのが、アドレス演算ユニットAUにそれぞれ入力され、その加算結果がレジスタAUOに格納される。

それから、第4のステップ804で、上記レジスタAUOの値(ソース・ペースアドレス)がレジスタAORへ伝送され、更にパスBCを介して

第4図に示す汎用レジスタ群 R。 ~ Rimの中で、 特号Ra, Rb, Rx, Ryが付配されているレ ジスタはそれぞれソース・ペースアドレス、デス ティネーション・アドレス、オフセット値・アド レス及びピットフィールド幅を入れるために使用 されているレジスタであるととを示している。 C Ra, Rb, Rx, Ryは、汎用レジスタ R。 ~ Rimの任窓のレジスタ告号をそれぞれの使用目的 のために指定して使用することができる。

第1のステップ801では、レジスタR×内の値すなわちオフセット値の入っている位置を示す
プドレスがパスBAまたはBBを介して、また足数入力機能によって0がアドレス演算ユニットA Uにそれぞれ入力され、その加算結果がレジスタ AUOに格納される。

第2のステップ 802では、ステップ 801で レジスタ AUO に格納されたアドレス値(オフセット値アドレス)がレジスタ AO Rへ転送される とともに、I/Oインタフェースに対して外部デ ータパス上のデータをフェッチするようにリクエ

テンポラリレジスタDTEOに転送される。

なお、他の処理との関係でアドレス演算ユニッ トAUの復算結果がレジスタAUOからAORへ 転送されるとき、自動的化レジスタAOTにも転 送されるようにされている。 ここでは、 レジスタ AOTへの転送は特別の意味も持っていない。と れと並行して、アドレス演算ユニットAUには、 定飲入力機能により0が入力されるとともに、パ スBBを介してデータ・インブット・レジスタD I Rの内容(オフセット値)が符号拡張されて入 力され、演算結果がレジスタAUOK格納される。 さらに、レジスタ RYからファンクションプロッ クFBに対して保持値すなわちピットフィールド 傷WBがパスBAを介して供給され、ファンクシ ョンブロックFBで下位5ピットを徐く上位27 ピットがマスクされ、結果がレジスタFBOK格 納される。ピットフィールド幅の下位5ピットの み抽出するととは、数学的に表現するとピットフ ィールド幅を数「3 2」で割った余まりを求める ことと问銭である。以下、このビットフィールド

特别平1-156824 (10)

幅の下位 5 ビットを端数₩ D · と配す。 ここで嫌数₩ D · を求めるのは、後のステップ 8 0 9 でのパウンダリ渡りの判定に使用するためである。

次に、ステップS06セレジスタAUOの値す なわちオフセット値OffをパスBCを介してテ ンポラリレジスタDTE1へ転送する。これとと もに、アドレス演算ユニットAUに対してレジス タAUOの値(オフセット値)とデンポラリレジ スタDTE0の値寸なわちソース・ペースアドレ スBADをシフタBFTで上位倒へ 3 ピットシフ トした値とが供給され、その加算結果がレジスタ AUOに格納される。ソース・ペースアドレスB ADを上位傾へ 3 ビットシフトするのは、メモリ 空間をパイト単位で区切って指示できるようにさ れたペースアドレスBADを、ピット単位でメモ り空間内での位置を指示できるように拡張するた めである。従って、とのときレジスタAUOK入 っているのは、求めるビットフィールドのアドレ ス0沓地からのビット数で表した距離である。と の距離をしと記す。

た、アドレス演算ユニットAUでの加算結果の下 位2ピットをマスクしているのは、対象となるピ ットフィールド金体もしくはその先頭部分を含む 32ビットのワードのアドレスを得るためである。 第1のステップ801では、上記のようにして 得られたレジスォAUO内のワードアドレスがア ドレス・アウトブット・レジスタAORに転送さ れて【/リインタフェースを介して外部へ出力さ れるとともに、I/Oインタフェースに対しては 外部データパス上のデータのフェッチを要求する 指令がたされる。これによって、求めるビットフ ィールドの先頭部分を含むワードのメモリからの フェッチが朔始される。これと並行して、レジス メAUOに保持されているアドレスがパスBCを 介してテンポラリレジスタDTB2に転送される。 また、ファンクションプロックFBKは、ステッ ブ805で得られたピットフィールドのアドレス Oからのヒット位置を示す値Lが、レジスまAO TからパスBAを介して供給され、その結果がレ ジスタFBO化格納される。これによって、ステ

館ものステップ806では、上記レジスタムU
の値すなわちペースアドレスを上位個へ3とたり
ルシストした値にオフセット値OC「を加えたドレス
のを、レジスタムOTに低送する。一方、ファテレス
の変算ユニットAUには、パスBAを介しステレン
ポラリレジスタDTE0からソース
BADが入力され、またパスBBを力たオファナレン
スタリレジスタDTE1から転送は個へ3の加其の
にはのではないといった位のではいい、アファセト
シスタリレシスタとした位のではない
のの値WD・すなわらに、レジスタドで
のの値WD・すなわらに、レジスタドで
のの値WD・すなわらにフィールド
のの値WD・すなおといったの
のの値WD・すると
のの面がは
の

上記の場合、アドレス恢算ユエットAUKよって、ペースアドレスに、オフセット値を下位側へ3ビットだけシフトした値を加算しているのは、対象となるビットフィールドの先頭に乗る近いパイト単位の実行アドレスを求めるためである。ま

ップ806で得られた水めるビットフィールドの 先頭部分を含むワードアドレス(オフセットが31 以下のときはペースアドレスと一致する)からの ビットフィールドの先頭位置Off • (これも~ つのオフセット値であり、以下2次オフセットと 称する)がレジスタFBOに保持されることになる。

続いて、ステップ808では、上記レジスタド BO内の値0f(・(2次オフセット)がパスB Cを介してテンポラリレジスタDTE2に転送される。とれとともに、演算論理ユニットALUに 対して、パスBAおよびBBを介して、テンポラリレジスタDTE3内の値WD・(ヒットフィールド値の下位5ピット)とレジスタドBO内の値 〇ff・が供給されて加算され、その結果がレジスタLUOに格納される。とれとともに、レジスタCB8に対し、制御那の個から定数「33」が設定される。「33」なる数は1ワードのビット数「32」に「1」を加えた数である。また、1/0ィンタフェースからの信号に基づいてフェ

特開平1-156824 (11)

ッチしたデータすなわち求めるピットフィールド の内容が確定しているか確認する。データが確認 している場合、そのデータはデータ・インブット レジスタDIRに取り込まれていることになる。

次のステップ809では、I/Oインタフェースによりフェッチされた値がデータ・インブット・レジスタDIRからパスBCを介してテンポラリレジスタDTE2に伝送される。 これと並行して、 彼算論坦ユニットALUではレジスタALU Oの値(Off・+WD・)からレジスタCB8の値「33」の波算が行なわれ、 その結果がレジスタALU Oに格納される。 ことで、 この複算結果が「正」ならばピットフィールドが2つのワードにまたがっていることを意味し、「負」ならば1ワード内に納まっていることを意味し、「負」ならば1ワード内に納まっていることを意味する。

また、ステップ809では、次のステップにかいてパレルシフォBSFで行なわれるピットシフト処理のシフト方向とシフト量の指定を行なう。 具体的にはパレルシフォ・カウンオBCNTに対して右方向シフトの指示が与えられるとともに、

リレジスタDTE3内のピットフィールド報WD• ポシフト量として供給される。

そして、ステップ811では、パレルシフォBSFK対して、レジスォBSFOの値と「0」が入力され、指定された方向とシフト量に従ったシフト動作が突行され、結果がレジス۶BF80に格納される。レジスタBSFO内に入っていたビットフィールドの内容がフィールド裏WD・の分だけ右シフトされると、32ビットのレジスタBSFO内には第11図に示すようにフェッテされたビットフィールドの内容が右端に寄った状態の状態で格納されるようになる。

このようにして、得られたビットフィールドの 内容が、次のステップ812において、レジスタ BSFOからパスBCを介して汎用レジスタの一 つねりに格納される。

さらに、ステップ809において、Off • と WD•との和と足数「33」との波真結果が「正」 となって、ビットフィールドがパウンダリ彼りを パスBAを介してレジスタFBO内の値 O f 1 。 が、シフト量としてパレルシフタ・カウンタBC NTに供給される。

そして、ステップ810において、パレルシフ タB8Fに対してテンポラリレジスタDTE2の 値すなわちメモリからフェッチされたビットフィ -ルドの内容がパスBBを介して供給されるとと もに、足畝入力機能によって0が入力されてパレ ルシフト・カウンタBCNTの指示に従ったシフ トが実行され、その結果がレジスタBSFOK格 納される。とれによって、32ヒットのレジスタ B8F0内には、第8図に示すよりにフェッチさ れたビットフィールドの内容が左端に省った状態 つまりレジスタの上位ビット側から級に詰まった 秋煦で格納される。とれと並列して、 ステップ 810では、次のステップにおいてパレルシフォ BSFで行なわれるシフト動作の方向指示と、シ フト量の指定が行なわれる。すなわち、パレルシ フォ・カウンタBCNTに対し、右方向シフトの 指示が与えられ、かつパスBAを介してテンポラ

していると判定された場合には、ステップ812から再びステップ808に戻って上記手順を繰り返すことにより、複数のワードにまたがっている ビットフィールドのすべての内容が配み出される。

第10回に、上記マイクロフローにおけるオフセット値Offをよびビットフィールド幅WDと 2次オフセットOff・および雑数WD・との関係を図示しておく。

なか、第8箇のマイクロフローに従った制限なしピットフィールド命令の実行手順では、パウンダリ彼りの利定を、2次オフセットOff・とピットフィールドの増数WD+との和のから数「33」を引いた結果が「正」か「負」かで行なっている。本来、パウンダリ彼りの刊定は1次オフセットOffとピットフィールド幅WDとから刊定するととも可能である。ただし、1次オフセットOffにピットフィールド幅WDを加えてそれをペースアドレスBADから32ピットプロ区切っていくことでパウンダリ彼りが生じているか否か刊定し

特間平1~156824 (12)

た場合と、実施例のように2次オフセット Off ・ にピットフィールドの端数WD・を加え、それが 数「32」を超えたか否かでパウンダリ殴りの判 定を行なった場合とで金く同じ結果が得られると とは、第7図からも明らかである。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に設定されるものではなく、その投旨を逸脱しない範囲で確々変更可能であることはいりまでもない。例えば上記実施例ではビットフィールドのペースアドレスやオフセット、フィールド報及び演算の種類をオペランドで与えるようにしているが、オペランドの代わりに契効アドレス部で与えるようにしてもよい。

また、オペタンドで演算の種類を指足するよう にした本発明に係る演算命令は、従来の固定され た演算の代わりに設けてもよいが、併用して設け るようにしてもよい。

以上の説明では主として本発明者によってなる れた発明をその背景となった利用分野であるマイ

绒を示すプロック図、

第5回,第6回以及び第6回回は第4回に示す 演算論型ユニットAUU、

第7図は本発明が適用されたビットフィールド 間演算命令の実行シーケンスを示すフローチャート、

第8図は第7図におけるステップ81をさらに 詳細に説明するための実行シーケンス、

第9図(A)、例はとの発明が適用される命令のフォーマットの実施例、

新10図及び第11図は、新8図に示す與行シーケンス中の動作の説明図である。

DOR…データ・ナウトブット・レジスタ、ADN DIR…データ・インブット・レジスタ、ADN …アライナ、BSF…パレルシフタ、BCNT…パレルシフタ・カウンタ、FB…ファンクションブロック、AU…アドレス演算ユニット、BPT …シフタ、AUO…ラッテ回路、AOR…アドレス・アウトブット・レジスタ、ALU…演算論選ユニット、INV…インパータ回路

代進人 弁理士 小川 勝 男

クロプロセッサの命令形式に適用した場合について説明したが、との発明はそれに限定されるものでなく、計算機やミニコン等プログラム部御方式のデータ処理システム一数の命令形式に利用するととができる。

(発明の効果)

本額において開示される発明のうち代数的なものによって得られる効果を簡単に説明すれば下記のとおりである。


すなわち、プログラムに柔軟性を持たせ、例えばグラフィック処理用のプログラムの開発が容易 に行なえるようになる。


4. 図面の簡単な説明


第1 図及び第2 図は本発明の適用の対象となったビットフィールド間演算命令にかけるビットフィールド間演算命令にかけるビットフィールドの構成例を示す説明図、

第3図は本発明に係るビットフィールド命令を 実行するマイクロブロセッサの構成例を示すプロック図、

第4図は、第3図に示す実行ユニットの内部構










特開平1-156824 (14)

第 7 回







ALUO



特別平1-156824 (15)



第 11 图



砂発 明 者 岩 崎 一 彦 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製 作所中央研究所内 手 舰 制 正 格 (力式)

昭和 6 章 3月11日

特許庁長官 級

事件の設示

昭和 62 年 特許朝 第 314063 号

発明の名称

マイクロプロセッサ

福正をする者

・水件との関係 特許出額人・名 称 (510) 株式会社 B 立 額 作 所

(他 2 名)

代 堪 人

所 〒100 東京都千代四区丸の内一丁目5番1号

株式会社日立製作前内

· 世話 東京 212-111) (大代表)

氏 名 (6850) 介理士 小 川 勝 男

補正命令の目付

昭和63年2月23日

桶正の対象

見の内で 明報等に縁付した図面のが8 間を別紙のとおり補正する。